主页 >
网络知识 >
收藏!2021年网络工程师速记100条知识点!(2)
收藏!2021年网络工程师速记100条知识点!(2)
指令系统中采用不同寻址方式的目的是扩大寻址空间并提高编程灵活性。
公式:(t1+t2+t3)+(n-1)t1 ,其中t1是流水线周期,它表示执行时间最长的一段。理论上最大的吞吐率为:1/流水线周期。
Cache的功能是实现缓和CPU和主存间的速率矛盾,主要存储CPU需要经常访问主存中的内容,由硬件直接实现。
主要包含随机存储器RAM(可读可写、掉电丢失)和只读存储器ROM(只读、掉电不丢失)。
而RAM又分为SRAM和DRAM,二者最大的区别在于,DRAM需要不断刷新电路才能保存数据,否则数据会丢失。主存主要由DRAM构成,SRAM可用作cache。
计算机系统中,虚拟存储体系由主存和辅存两级存储器构成,辅以软硬件的支持。其作用是:逻辑上扩大主存的空间,使得计算机系统可以运行更大的程序。
SSD固态硬盘的存储介质分为两种,一种是采用闪存(FLASH芯片)作为存储介质,这种是主流。另外一种是采用DRAM作为存储介质。
假设按字节编址,地址从A4000H—CBFFFH,则表示有(CBFFF-A4000)+1个字节,即28000H个字节,即等于160KB。
单位换算:1B=8bit,1k=1024,1M=1024k,1G=1024M
若并发进程需要n个互斥资源能正常运行,一共有m个并发进程。则至少需要m(n-1)+1个互斥资源,系统才一定不会发生死锁。
相对路径:从当前工作目录开始到相应文件的路径,会随工作目录的变化而变化。
绝对路径:由根目录开始到相应文件的路径,不随工作目录的变化而变化。
程序中断方式:在外设做好数据传输准备时向CPU发出中断请求信号,CPU暂停当前执行的程序来响应外设的中断请求。CPU参与外设的数据传输过程,传输完成后,再返回执行之前被中断的程序。
DMA方式:数据传输过程没有CPU的参与,由DMA控制器(DMAC)接口直接与存储器进行高速传输。
PERT图是一种网络模型,可以明确表达任务之间的依赖关系,以及如期完成整个工程的关键路径,但不能清晰地描述各个任务之间的并行关系。而甘特图(Gantt图)可以清晰的描述任务间的并行关系,但不能描述依赖关系。
在PERT图中完成工程的最少时间是从开始顶点到结束顶点的最长路径长度,称从开始顶点到结束顶点的最长(工作时间之和最大)路径为关键路径(临界路径),关键路径上的活动为关键活动。
有公式:R=Blog2N(R为比特率bps、B为波特率,N为码元种类)。
知道常见调制技术所拥有的码元种类数及bit数,如ASK、FSK、PSK的码元种类数是2,比特数是1。4DPSK、QPSK的码元种类数是4,比特数是2。
名称 |
原理与组成 |
应用地区 |
T1载波 |
采用同步时分复用技术将24个话音通路符合在一条1.544Mbps的高速信道上。一个完整T1帧为193bit |
美国和日本 |
E1载波 |
E1的一个时分复用帧(其长度T=125us)共划分为32相等的时隙,时隙的编号为CH0-CH31.其中时隙CH0用作帧同步,时隙CH16用来传送信令,剩下30个时隙用作30个话路。每个时隙传送8bit,因此共用256bit。每秒传送8000个帧,因此PCM一次群E1的数据率就是2.048Mbit/s。 |
欧洲发起,除美、日外多用 |